山東LED顯示屏電子大屏幕驅動電路原理及結構設
來源:司令 發(fā)布日期
2020-04-08 瀏覽:
LED電子顯示屏D/T轉換的邏輯電路實現(xiàn)對于單個像素點來說用圖1的電路可實現(xiàn)(5)式。圖1中SFR為8位移位寄存器,圖為時間分割函數(shù)廠(i)的波形。圖1D/T轉換電路大屏幕顯示驅動電路通常采用“串行移位+鎖存+驅動”的結構,以期盡量減少數(shù)據(jù)傳送線,美國TI公司生產(chǎn)的TPIC68595即采用此結構(如圖2所示)。要全屏幕同時實現(xiàn)(5)式,只要將所有ST信號統(tǒng)一由山東LED顯示屏廠家控制即可。當然這樣做的前提是要求移位寄存器中存放的是各個像素點控制數(shù)據(jù)中的同權位,而這可通過預先的數(shù)據(jù)處理做到。紅、綠、藍像素數(shù)據(jù)在顯示RAM中按字節(jié)存放,可分別表示256級灰度。
數(shù)據(jù)傳輸?shù)矫總€數(shù)據(jù)處理模塊,經(jīng)過一定的數(shù)據(jù)選擇電路后被分別存放在靜態(tài)RAM中,然后分256場讀出,讀出時數(shù)據(jù)與一個256級亮度比較器進行比較。比較得到0或1(即時間分割函數(shù)廠(i))再串行送到鎖存驅動電路。每讀出一場亮度,比較器就加1,這樣一個數(shù)據(jù)分256次控制對應像素,山東LED顯示屏從視覺上達到每種基色256灰度級的效果。圖2TPIC68595原理圖值得一提的是,山東LED顯示屏數(shù)據(jù)處理模塊中的靜態(tài)RAM的讀寫是不同步的,我們采用快頁切換(fastpage)的方法進行控制,也就是用兩塊SRAM、兩套地址線和數(shù)據(jù)線輪流進行讀寫,如圖3所示。這種方法的關鍵在于精確規(guī)定幀存儲器中數(shù)據(jù)存放地址與屏幕上像素點位置的對應關系,這些取決于寫入地址發(fā)生器和讀出地址發(fā)生器的設計。
在實際中,我們很容易采用CPLD+SRAM等器件靈活準確地實現(xiàn)。圖3數(shù)據(jù)讀寫原理圖3數(shù)據(jù)重構與存儲技術3.1幀存的設計存儲器有兩種組織方式(圖4)[2。:①組合像素法(PackedPixeIMethod):即畫面上每個像素的所有位均集中存放在單個存儲體中;②位平面法(BitPlaneMethod):即像素的每一位各自存放在不同的存儲體中。
由于使用了多個存儲體,它們可以一次同時讀出更多的像素信息。從兩種存儲結構來分析,利用位平面結構有利于提高山東LED電子屏的顯示效果。圖4幀存組成整個山東LED顯示屏顯示控制電路結構框圖如圖5所示。其中,數(shù)據(jù)重構電路完成RGB數(shù)據(jù)的轉換,將不同像素的同權位組合在一起,然后存放在相鄰的單元中,從而以位的形式完成整個數(shù)據(jù)的重新組合。山東LED顯示屏顯示控制電路原理圖3.2數(shù)據(jù)的重構與存儲數(shù)據(jù)重構電路主要由四部分組成:8位數(shù)據(jù)并行傳送電路;8位并/串轉換電路;8位數(shù)據(jù)鎖存電路;8位加1計數(shù)器。R/G/B各8位數(shù)據(jù)由經(jīng)同步處理后的像素點頻打入并行鎖存器,8位加1計數(shù)器輸出進位脈沖I.D,將8位數(shù)據(jù)同時鎖存到8位并/串轉換電路,由時鐘控制電路完成并/串轉換電路時鐘的控制。
數(shù)據(jù)經(jīng)過重構后,山東LED顯示屏一個存儲體中不再是一個像素值,而是不同像素值的同權位。將所有的同權位存放在一起,從而構成以位為單位的位平面存儲結構。在讀出時必須按相反的規(guī)則取出各像素的相鄰權值。IR/C/B圖6數(shù)據(jù)重構原理圖3.3地址發(fā)生讀寫地址發(fā)生器必須滿足嚴格的時序。對同一存儲芯片來說,可將其分為Ⅳ片(一個像素值用Ⅳ位表示),每片表示一個位平面,像素經(jīng)過轉換向同一存儲器寫入時,首先寫。位,再寫1位,最后寫Ⅳ位。對8Col×Row點陣的山東led顯示屏,每個位平面存有8C01xRow位。存儲器內部組織取決于驅動屏體上像素管的邏輯連線關系。根據(jù)存儲器組織,讀地址發(fā)生器由列驅動行,再由行驅動位;寫地址發(fā)生器則采用由位驅動列、列驅動行的方式,從而可以保證讀寫同步性,正確地同步顯示原始圖像信息。
推薦閱讀
【責任編輯】:司令??? 版權所有:http://m.jz3306.com 轉載請注明出處!